エン・ジャパンの求人、まとめて検索

エン求人サーチ

【定年65歳以降/正社員採用】半導体設計(アナログ・デジタル・組込・EDA)エンジニアの求人

QuEST Global Services Pte. Ltd.

掲載日 48日前 ( 2019-11-24 まで掲載 )

雇用形態

正社員

勤務地

神奈川県 厚木市

勤務時間

9:00~18:00(実働8時間)
※常駐先やプロジェクトによって変動の可能性があります。

給与

600万円 ~ 999万円

この求人情報は、エン・ジャパンが運営するミドルの転職に掲載されています。

仕事内容

半導体設計(アナログ・デジタル・組込・EDA)エンジニア ※65歳定年制

【具体的には】
常駐先である国内半導体メーカー(神奈川県厚木市)にて、以下いずれかの開発をお任せします。

[1]アナログ回路設計
・イメージセンサのアナログ回路設計
・CMOS高速インターフェイスのアナログ回路設計(PHY層)、
 高速Mixed Signal回路設計(SerDes)、設計プロジェクトリーダー業務
・スタンダードセル、I/O、メモリ設計

[2]デジタル回路設計(RTL設計)
・CMOS高速インターフェイス回路(LINK層)の設計

[3]組込ソフトウェア設計(C言語)
・イメージセンサ向けソフトウェア開発
・車載向けイメージセンサファームウェア設計検証

[4]EDA開発
・アナログ設計用PDKの開発
・レイアウト検証ツール開発
・寄生素子抽出ツールテクノロジ開発

◇様々な国籍のエンジニアと共に働くことになるため、英語スキル(日常会話以上の英語力)やマネジメント経験をお持ちの方にはそのスキルに合った案件で活躍することができます。

応募資格

半導体開発経験者 ※年齢などではなく実力を評価 ※近年では、57歳のベテランが入社しました

【具体的には】
以下いずれかの経験をお持ちで
積極的にコミュニケーションを取りチームワークを大切にできる方

■アナログ回路
・トランジスタレベルの回路設計、レイアウト設計
・Gbps超の高速インターフェイスPHY設計
・SoC/ASICアナログ回路設計(90nm世代以降の半導体プロセス)

■デジタル回路
・ASIC/SoCのロジック設計
・イメージセンサのロジック設計
・高速インターフェイス回路のLINK層のロジック設計(RTL)

■組込ソフト
・組込ソフトウェア開発(C、C++)
・携帯電話でのDSP/GPU開発経験
・評価ボードやJTAG ICEを用いたソフトウェア開発

■EDA
・Cadence Virtuosoによる回路図、レイアウト作成
・レイアウト検証ツールのルール作成

福利厚生

各種社会保険完備
社内研修制度/海外研修制度
残業手当(全額支給)
引っ越し費用補助
など

休日休暇

完全週休2日制(土・日)
祝日
年末年始休暇
夏季休暇
有給休暇

※常駐先の業務にともなって休日・休暇は変動の可能性があります。
ただしすべて大手メーカーのため、年次休暇などは充実している場合が大半です。


この求人の詳細は、エン・ジャパンが運営するミドルの転職でチェックしてください

この求人詳細を見る

この求人の詳細は、エン・ジャパンが運営するミドルの転職でチェックしてください

この求人詳細を見る

この求人の詳細、応募はエン・ジャパンが運営するミドルの転職で!

【定年65歳以降/正社員採用】半導体設計(アナログ・デジタル・組込・EDA)エンジニア

この求人詳細を見る